Le sommet RISC-V a eu lien à Bologne du 8 au 12 juin 2026. RISC-V summit
Quentin Mélotte et moi-même avons présenté un poster intitulé "RISC-V Architecture innovations need software stack innovations : poster pendant le sommet RISC-V".
En effet les piles logicielles, en particulier cette des compilateurs, qui ont été développés dans le passé pour les anciennes architecture Intel, ARM, Power, n'arrivent pas à capturer la dynamicité des données qu'elles doivent traiter. C'est pourtant ces données, fournies par l'utilisateur, qui conditionnent les performances des applications.
Dans ce poster nous présentons des résultats sur des applications de stencil et sur la vitesse de génération de code permis par la nouvelle version de mon compilateur HybroGen https://github.com/CEA-LIST/HybroGen
Joint à ce billet
- Le poster en question
- L'abstract qui nous a servis pour l'acceptation au RSIC-V summit
- Une photo de Quentin en train d'expliquer les subtilités d'HybroGen
